快捷搜索:

板载电源设计需遵循哪些要求规范

热拔插系统必须应用电源缓启动设计,热拔插系统在单板插入瞬间,单板上的电容开始充电。由于电容两真个电压不能突变,会导致全部系统的电压瞬间跌落。同时由于电源阻抗很低,充电电流会异常大年夜,快速的充电会对系统中的电容孕育发生冲击,易导致钽电容掉效。

假如系统中采纳保险丝进行过流保护, 瞬态电流有可能导致保险丝熔断, 而选择大年夜电流的保险丝会使得在系统电流非常时可能不熔断,起不到保护感化。以是,在热拔插系统中电源必须采纳缓启动设计,限定启动电流,避免瞬态电流过大年夜对系统事情和器件靠得住性孕育发生影响。

1、LDO

在压差较大年夜或者电流较大年夜的降压电源设计中,建议采纳开关电源,避免应用 LDO采纳线性电源(包括 LDO)可以获得较低的噪声,而且由于应用简单,资源低,以是在单板上利用较多。FPGA核电源、某些电路板射频时钟部分的电源等都应用线性电源从更高电压的电源上调剂获得。线性电源的基滥觞基本理如图所示。

输出电压颠末采样后和参考电源(由晶体管带隙参考源或者齐纳二极管供给)进行减法运算,差值颠末放大年夜后节制推动管上的电压降V dropout =V output -V input , 使适合 V input 变更或者负载电流变更导致 V output 变更时,经由过程 V dropout 的变更包管 V output 的稳定。

由图中可见,负载电流整个流过调剂管,而输入电压和输出电压之间的差异整个都加在调剂管上。调剂管上耗散的功率为 V dropout *I。当电压差较大年夜时,或者负载电流较大年夜时,稳压器将遭遇较大年夜的功率耗散。

LDO必须谋略热耗并满意降额规范别的,输入的电源供给的功率为 V input *I,即采纳线性电源时电源功率的谋略不能应用负载电压和电流的乘积谋略,必须采纳线性电源输入电压和负载电流的乘积谋略采纳线性电源时电源功率的谋略不能应用负载电压和电流的乘积谋略,必须采纳线性电源输入电压和负载电流的乘积谋略。必须颠末谋略和热仿真确保系统的正常事情。

例如采纳 1 只 TO-263 封装的 LDO 将电压从 3.3V 降到 1.2V,负载电流为 1.5A,负载上耗散的功率为 1.8W。此时 LDO 上承担了 2.1V 压降,耗散的功率 3.15W,3.3V 电源供给的功率为 4.95W!封装的热阻约为 40℃/W,则假如不采取任何散热步伐,则温升能够达到约 120℃。对 LDO 必须经由过程热仿真确定相宜的散热步伐,并且在 3.3V 电源在预算中必须能够供给 1.5A 的电流(或者 5W 以上的功率) ,包管系统的事情正常。采纳开关电源能够达到很高的效率,对大年夜电流及大年夜压差的场合,保举采纳开关电源进行转换。假如电路对纹波要求较高, 可以采纳开关电源和线性电源串联应用的措施, 采纳线性电源对开关电源的噪声进行抑制。

2、LDO 输出端滤波电容拔取时留意参照手册要求的最小电容、电容的 ESR/ESL 等要求确保电路稳定。保举采纳多个等值电容并联的要领,增添靠得住性以及前进机能DO 输出电容为负载的变更供给瞬态电流,同时由于输出电容处于电压反馈调节回路之中,在部分 LDO 中,对该电容容量有要求以确保调节环路稳定。该电容容量不满意要求,LDO 可能发生振荡导致输出电压存在较大年夜纹波。多个电容并联,以及对大年夜容量电解电容并联小容量的陶瓷电容,有利于削减 ESR 和 ESL,前进电路的高频机能,然则对付某些线性稳压电源,输出端电容的 ESR 太低,也可能会诱发环路稳定裕量下降以致环路不稳定。

3、滤波电容

(1) 电源滤波可采纳 RC 、LC 、π 型滤波。电源滤波建议优选磁珠,然后才是电感。同时电阻、电感和磁珠必须斟酌其电阻孕育发生的压降对电源要求较高的场合以及必要将噪声隔离在局部区域的场合, 可以采纳无源滤波电路。在采纳无源滤波电路时,保举采纳磁珠进行滤波。磁珠和电感的主要差别是,电感的Q值较高,而磁珠在高频环境下呈阻性,不易发生谐振等征象。

电感加工精度较高,而磁珠加工精度相对较低,资源也较便宜。在选择滤波器件时,优选磁珠。选择电阻和电容构成无谐振的一阶 RC 低通滤波器,然则该电路只能利用于电流很小的环境。负载电流将在电阻上形成压降,导致负载电压跌落。无论是采纳何种滤波器,都必要斟酌负载电流在电感、磁珠或者电阻上的压降,确认滤波后的电压能够满意后级电路事情的要求。

例如在某单板锁相环路设计中采纳了一阶 RC 滤波器,滤波电阻选择12 欧姆。锁相环中 VCXO 的事情电流约为 30mA,在滤波电阻上孕育发生 300mV 的压降,额定电压 3.3V的 VCXO 实际事情电压只有不到 3V,易发生停振等征象。在某光口子卡上,发生过某型号光模块当光纤插上时 SD(光检测)旌旗灯号上升迟钝,不能精确反应实际环境的问题。

颠末反省发明滤波电感的直流电阻约为 3 欧姆, 光模块事情电流约为 100mA, 电感上的压降导致光模块的事情电压只有约 2.9V 阁下,在该型号光模块上会呈现 SD 上升迟钝的故障。别的,对付滤波电路,应包管电感、磁珠或者电阻后的电容收集能够包管关心的所有频率下,都能够包管低阻抗。需要时应采纳多种容量的电容并联,并局部铺铜的要领达到目标阻抗。(拜见时钟驱动芯片滤波电路设计部分)。在某单板上,采纳了磁珠和 0.1u 电容为时钟驱动芯片供给滤波。颠末测试,时钟驱动芯片管脚上的纹波高达 1V 以上。采纳多电容并联的要领可以有效地为时钟芯片供给去耦。

(2)大年夜容量电容应并联小容量陶瓷贴片电容应用

大年夜容量电容一样平常为电解电容,其体积较大年夜,引脚较长,常常为卷绕式布局(钽电容为烧结的碳粉和二氧化锰) 。这些电容的等效串联电感较大年夜,导致这些电容的高频特点较差,谐振频率大年夜约在几百 KHz到几 MHz 之间(拜见 Sanyo 公司 OSCON 器件手册和 AVX 公司钽电容器件手册) 。

小容量的陶瓷贴片电容具有低的 ESL 和优越的频率特点,其谐振点一样平常能够到达数十至数百 MHz(拜见参考文献《High-speed Digital Design》以及 AVX 等公司陶瓷电容器件手册) ,可以用于给高频旌旗灯号供给低阻抗的回流路径,滤除旌旗灯号上的高频滋扰因素。是以,在利用大年夜容量电容(电解电容)时,应在电容上并联小容量瓷片电容应用。

(3)输入电容

谋略输入电容的纹波电流,这个推导的历程,使用到积分公式。经由过程阐发和推导,可以对电路的事情道理有对照透彻的理解。假如斟酌输出纹波电流。那么电容上的纹波电流的波形为:

因为在上管打开的阶段,输入电流的大年夜小即可近似确当作输出电流的大年夜小。以是只必要将输出电流的波形叠加在输入电容的波形上面,可以获得上图中的波形。

那么按照有效电流定义,我们可以经由过程对电流平方在光阴上的谋略

为了简便谋略,我们将能量拆成纹波部分,和直流部分。本来的直流部分,我们直接用乘法进行谋略。直流部分,我们按照近似谋略的措施可以获得。交流部分的功耗,我们按照公式谋略可以获得:

以是总的电容上的有效电流为:

假如选用220uF的电容,每个能遭遇的有效电流为3.8A。。假如我们谋略出来输入电容的有效电流值为7A,则必要选用220uF电容2个。高分子电解电容能够遭遇的有效电流值是有限的。在设计时必要充分斟酌电容的遭遇能力。

4、升压电路

升压电源(BOOST)应用必须增添一个保险管以防止负载短路时,电源纵贯而导致全部单板事情掉落电。保险的大年夜小由模块的最大年夜输出电流或者负载最大年夜电流而定升压电源(Boost)的基础拓扑如下图所示:

当 Q1 导通时两端电阻很小, 电源电压加在 L两端,电能转化为磁场存储在 L 中,此时 D1 截止,避免 C0 上的电压向 Q1 流动。当 Q1 关断时,L 中的电流不能突变,电源和 L 一路经由过程 D1 向C0 充电并向负载供电,获得一个高于输入电压的输出电压。由图中拓扑可以看出,我们不能经由过程节制 Q1 的通断来堵截输入和输出之间的通路或者节制输出电流。当输出电源短路时,输入电源(一样平常是单板主电源)经由过程 L 和 D1 直接短路到地。导致的结果将是L 或者 D1 烧毁且掉效模式为开路。在 L 或者 D1 烧毁之前,单板电源处于短路状态,假如 L 和 D1 电流降额较大年夜,可能导致单板电源保护而不能上电。为了避免上述问题, 建议为升压电源添加一个保险管防止负载短路, 保险的大年夜小依照模块的最大年夜输出电流或者负载的最大年夜电流而定。

5、防反接

电源要有防反接处置惩罚,输入电流跨越 3A于 ,输入电源反接只容许毁坏保险丝;低于或即是 3A,输入电源反接不容许毁坏任何器件电源要有防反接处置惩罚,输入电流跨越 3A,输入电源反接只容许毁坏保险丝;低于或即是 3A,输入电源反接不容许毁坏任何器件。回路电流较大年夜时,直流电源反接处置惩罚可以按照以下措施处置惩罚。道理图如下所示:

直流电源正常接入时, 光耦D1因为输入二极管反偏置, 以是输出C-E不能导通, 这时并联的NMOS管将因为 G-S 电压的稳压至 12V,使 D-S 导通。这样电源回路将能顺利形成。电容 C1 是起到缓启动感化的,这样可以起到防浪涌的目地。电阻 R6、二极管 VD3 构成电容 C1 的放电回路。当电源反接的时刻,因为光耦输入二极管正偏置,输出 C-E 导通,使并联的 NMOS 管截止。这样回路就堵截了,起到了防反接保护的感化。因为并联 NMOS 管的 R DS 对照小,损耗小,对照得当于低压大年夜电流的场合。回路电流较小时,可以直接在输入回路中串联二极管。反接时,因为二极管的单领导电性,电源被阻断。

6、电感

禁用磁饱和电路;禁止选用采纳磁饱和电路的电源模块禁用磁饱和电路,由于:a、磁饱和电路由于所用磁环的缘故原由对温度对照敏感,易在高温事情时不稳定。b、动态负载能力差,在磁饱和路负载最小时事情最恶劣,易形成输出不稳定。

7、上电时序

1. 对付多事情电源的器件,必须满意其电源上掉落电顺序要求

对付有核电压、IO 电压等多种电源的器件,必须满意其上电和掉落电顺序的要求。这些前提不满意,很有可能导致器件不能够正常事情,以致触发闩导致器件烧毁。例如 TMS320C6414T 型 DSP,2005年 5 月之后的 Errata 中阐明,当 DVDD 较 CVDD 早上电时,可能呈现 PCI/HPI 数据错的问题。对付QDR、DDR 内存,其上电顺序也有要求,否则可能导致闩锁,造成器件烧毁的后果。当有多个电源时, 如需要可采纳专用的上电顺序节制器件确保上电顺序。设计中应包管在器件未加载烧结文件时,电源处于关断状态设计中应包管在器件未加载烧结文件时,电源处于关断状态。也可以经由过程在不合的电源之间连接肖特基二极管确保上电掉落电历程中不会违反上掉落电顺序要求。

由于电源模块、 电源上的电容都邑对电源上电顺序孕育发生影响, 可能呈现上电历程中违反电压要求的环境,如上右图所示,以是必须进行测试验证。

2、 多个芯片共同事情,必须在最慢上电器件初始化完成后开始操作当多个芯片共同事情时, 必须在最慢的时代完成初始化后才能开始操作, 否则可能造成弗成预感的结果。

例如 LVT16244 驱动用具有上电 3 态功能,纵然 OE 端被下拉到地,也必要等到电源电压上升到必然阈值才会离开高阻态, 而此前 EPLD 等器件可能已经开始事情, 这样就可能导致 EPLD 读履新错的状态。拜见前面的阐明。对付某些 ROM 等器件,在上电后一段光阴才能开始事情,假如在此之前就开始读取,也可能导致数据差错。

8、PCB设计

1、 电源模快/ 芯片感应端在结构时应采纳开尔文要领很多电源模块和电源芯片在设计时,采纳了自力的 Sense 管脚,作为对输出电压的反馈输入。这个Sense 旌旗灯号应该从取用电源的位置引给电源模块,而不应该在电源模块输出端直接引给电源模块,这样可以经由过程电源模块内部的反馈补偿掉落从电源模块输出传输到实际应用电源处路径带来的衰减。如下图中白色走线所示。

对付电源监控电路等,也应该遵守相同的道理,即从实际必要监控点将电源引给监控电路,而不是从监控电路近来处引给监控电路,以确保正确性。

2、Buck电源PCB设计要点

1、输入电容,输出电容只管即便共地;

2、输出电流过孔数量包管通流能力足够,电流为设定的过流值;

3、假如输出电流大年夜于20A,最好区分节制电路AGND和功率地GND,两者单点接地,假如不做区分,包管AGND接地优越;

4、输入电容接近上管的D极放置;

5、Phase管脚由于其强电流,高电压的特点,辐射大年夜,需做以下处置惩罚

a:Phase相连接的上管的S极,下管的D极和电感一端打平面处置惩罚,且不打过孔,即只管即便包管3者和电源芯片在同一个平面上,且最好放置在top面;

b:Phase平面包管足够的通流能力的条件下,只管即便减小面积;

c:关键旌旗灯号阔别该Phase平面;

d:小电流的Phase收集直接拉线处置惩罚,禁止拉平面;

6、输入电容的GND,电源输入由于噪声大年夜,敏感旌旗灯号需阔别该平面,遵照3W原则,禁止高速旌旗灯号在上述地平面打的过孔中心走线,尤其关注背板的高速旌旗灯号;

7、GATE,BOOT电容走线只管即便粗,一样平常为15mil~40mil;

8、电压采样由于电流小,轻易受滋扰,假如为近端反馈只管即便接近电源芯片,假如为远端反馈,需走差分线,且阔别滋扰源;

9、DCR电流采样收集,必要差分走线,全部采样收集只管即便紧凑,且需接近电源芯片放置,温度补偿电阻接近电感放置;

10、环路补偿电路只管即便面积小,减小环路,接近电源芯片放置;

11、电感下禁止打孔,一方面防止有些电感为金属表层,呈现短路;一方面由于电感的辐射大年夜,假如下面打孔,噪声会耦合

12、MOS管下需打过孔进行散热,过孔数量按照输出最大年夜电流谋略,非过流值;

13、电源芯片底部打过孔到后头进行散热处置惩罚,覆铜越大年夜散热越好,最好部分亮铜处置惩罚;

责任编辑:gt

您可能还会对下面的文章感兴趣: